Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los micro...

Descripción completa

Detalles Bibliográficos
Autores principales: Isaza-González, José, Serrano-Cases, Alejandro, Restrepo-Calle, Felipe, Cuenca-Asensi, Sergio, Martínez-Álvarez, Antonio
Formato: Online
Idioma:spa
Publicado: Universidad Tecnológica de Panamá, Panamá 2017
Acceso en línea:https://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432
id IDTEC1432
record_format ojs
spelling IDTEC14322019-01-17T15:18:28Z Dependability Evaluation of COTS Microprocessors via On-Chip debugging facilities Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip Isaza-González, José Serrano-Cases, Alejandro Restrepo-Calle, Felipe Cuenca-Asensi, Sergio Martínez-Álvarez, Antonio This paper presents a fault injection tool and methodology for performing Single-Event-Upsets (SEUs) injection campaigns on Commercial-off-the-shelf (COTS) microprocessors. This method takes advantage of the debug facilities of modern microprocessors along with standard GNU Debugger (GDB) for executing and debugging benchmarks. The developed experiments on real boards, as well as on virtual machines, demonstrate the feasibility and flexibility of the proposal as a low-cost solution for assessing the reliability of COTS microprocessors Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los microprocesadores actuales, además del depurador estándar de GNU (GDB) para la ejecución y depuración de los programas de pruebas. Los experimentos desarrollados sobre microprocesadores reales, así como en las máquinas virtuales, demuestran la viabilidad y la flexibilidad de la propuesta como una solución de bajo costo para evaluar la fiabilidad de los microprocesadores COTS Universidad Tecnológica de Panamá, Panamá 2017-06-06 info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion application/pdf text/html https://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432 I+D Tecnológico; Vol. 13 Núm. 1 (2017): Revista I+D Tecnológico; 5-14 2219-6714 1680-8894 spa https://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432/1994 https://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432/html Derechos de autor 2017 I+D Tecnológico http://creativecommons.org/licenses/by-nc-nd/4.0
institution Universidad Tecnológica de Panamá
collection I+D Tecnológico
language spa
format Online
author Isaza-González, José
Serrano-Cases, Alejandro
Restrepo-Calle, Felipe
Cuenca-Asensi, Sergio
Martínez-Álvarez, Antonio
spellingShingle Isaza-González, José
Serrano-Cases, Alejandro
Restrepo-Calle, Felipe
Cuenca-Asensi, Sergio
Martínez-Álvarez, Antonio
Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
author_facet Isaza-González, José
Serrano-Cases, Alejandro
Restrepo-Calle, Felipe
Cuenca-Asensi, Sergio
Martínez-Álvarez, Antonio
author_sort Isaza-González, José
description Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los microprocesadores actuales, además del depurador estándar de GNU (GDB) para la ejecución y depuración de los programas de pruebas. Los experimentos desarrollados sobre microprocesadores reales, así como en las máquinas virtuales, demuestran la viabilidad y la flexibilidad de la propuesta como una solución de bajo costo para evaluar la fiabilidad de los microprocesadores COTS
title Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_short Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_full Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_fullStr Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_full_unstemmed Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_sort evaluación de la fiabilidad de microprocesadores cots mediante las infraestructuras de depuración on-chip
title_alt Dependability Evaluation of COTS Microprocessors via On-Chip debugging facilities
publisher Universidad Tecnológica de Panamá, Panamá
publishDate 2017
url https://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432
work_keys_str_mv AT isazagonzalezjose dependabilityevaluationofcotsmicroprocessorsviaonchipdebuggingfacilities
AT serranocasesalejandro dependabilityevaluationofcotsmicroprocessorsviaonchipdebuggingfacilities
AT restrepocallefelipe dependabilityevaluationofcotsmicroprocessorsviaonchipdebuggingfacilities
AT cuencaasensisergio dependabilityevaluationofcotsmicroprocessorsviaonchipdebuggingfacilities
AT martinezalvarezantonio dependabilityevaluationofcotsmicroprocessorsviaonchipdebuggingfacilities
AT isazagonzalezjose evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
AT serranocasesalejandro evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
AT restrepocallefelipe evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
AT cuencaasensisergio evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
AT martinezalvarezantonio evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
_version_ 1811817962349264896

Ejemplares similares